WIRING BOARD

Publication number:

JP2003008219

Publication date:

2003-01-10

Inventor:

OTA SUMIO; KIMURA YUKIHIRO

Applicant:

NGK SPARK PLUG CO

Classification:

- international:

H05K3/46; H05K3/46; (IPC1-7): H05K3/46

- European:

Application number:

JP20010185341 20010619

Priority number(s):

through-holes 5.


JP20010185341 20010619

Report a data error here

Abstract of JP2003008219

wiring board, where conductive pins provided upright on its second primary surface are arranged at a narrow pitch, and the conductive connection pins and through-hole conductors penetrating through a core board are improved in electrical properties among them. SOLUTION: A wiring board 1 is equipped with a core board 2 with a top surface 3 and a back surface 4, a build-up layer 30 formed above the top surface of the core board 2, throughholes 5 penetrating through the top surface 3 and back surface 4 of the core board 2, and through-hole conductors 6 each formed on the inner wall of the through-holes 5. A plated layer 11 is formed on the ends of the throughhole conductors 6 on the back surface of the core board 2, and conductive pins 31 are connected by soldering (35) to the back surface of such a plated layer 11, so as to be nearly a concentric axis with that of the

PROBLEM TO BE SOLVED: To provide a



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-8219

(P2003-8219A)

(43)公開日 平成15年1月10日(2003.1.10)

(51) Int.Cl.7

H05K 3/46

識別記号

FΙ

テーマコート*(参考)

H05K 3/46

N 5E346

B

Q

審査請求 未請求 請求項の数2 OL (全 10 頁)

(21)出願番号	特顧2001-185341(P2001-185341)	(71)出顧人	000004547	
			日 本特殊陶業株式会社	
(22) 出願日	平成13年6月19日(2001.6.19)		愛知県名古屋市瑞穂区高辻町14番18号	
		(72)発明者	太田 純雄	
			爱知県名古屋市瑞穂区高辻町14番18号	日
			本特殊陶業株式会社内	
		(72)発明者	木村 幸広	
			爱知県名古屋市瑞穂区高辻町14番18号	日
			本特殊陶業株式会社内	
		(74)代理人	100098615	
			弁理士 鈴木 学	


最終頁に続く

(54) 【発明の名称】 配線基板

(57)【要約】

【課題】第2主面側に突設する導電性のビンを狭ピッチで配置でき且つかかる接続ピンとコア基板を貫通するスルーホール導体との間の電気的特性を良好ならしめ得る配線基板を提供する。

【解決手段】表面3 および裏面4を有するコア基板2と、かかるコア基板2の表面3上方に形成したビルドアップ層30と、上記コア基板2における表面3と裏面4との間を貫通するスルーホール5と、当該スルーホール5の少なくとも内壁表面に形成されたスルーホール導体6と、を備え、かかるスルーホール導体6におけるコア基板2の裏面4側の端部にはメッキ層11が形成されると共に、かかるメッキ層11の裏面側に導電性のピン31が上記スルーホール5とほぼ同軸心にしてハンダ(35)付けなどにより接続されている、配線基板1。



1

【特許請求の範囲】

【請求項1】表面および裏面を有するコア基板と、 上記コア基板の表面上方に形成したビルドアップ層と、 上記コア基板における表面と裏面との間を貫通するスル ーホールと、当該スルーホールの少なくとも内壁表面に 形成されたスルーホール導体と、を備え、

上記スルーホール導体におけるコア基板の裏面側の端部 にはメッキ層が形成されると共に、かかるメッキ層の裏 面側に導電性のピンが上記スルーホールとほぼ同軸心に して接続されている、ことを特徴とする配線基板。

【請求項2】前記スルーホール導体における前記コア基 板の裏面側の端部にはかかるコア基板の裏面に形成され た配線層が接続されていると共に、

上記スルーホール導体の裏面側の端部および上記配線層 に跨って前記メッキ層が形成されている、ことを特徴と する請求項1に記載の配線基板。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、コア基板の片面 (表面)のみにビルドアップ層を有する配線基板に関す る。

[0002]

【従来の技術】近年、図7(A)に示すように、低コスト 化の要請によりコア基板の片面(表面)にのみビルドアッ プ層を形成した配線基板80が求められている。かかる 配線基板80は、図7(A)に示すように、絶縁性のコア 基板81と、その表面82の上方に形成した配線層8 8,96,102および絶縁層92,98,104を交 互に積層して形成したビルドアップ層と、コア基板81 の裏面83の下方に形成した配線層87および絶縁層 (ソルダーレジスト層)91と、を備えている。上記コア 基板81は、その表面82と裏面83との間を貫通する スルーホール84内にスルーホール導体85および充填 樹脂86を形成している。スルーホール導体85は、そ の上端で配線層88と、下端で配線層87とそれぞれ接 続されている。また、充填樹脂86の上端と下端とは、 メッキ層90、89により蓋メッキされ、かかるメッキ 層90,89は、配線層88,87の一部を形成する。 【0003】図7(A)に示すように、コア基板81の表 面82上方でビルドアップ層を形成している配線層8 8,96,102間は、絶縁層92,98に形成したフ ィルドビア導体94,100により接続される。また、 最上層の配線層102上の所定の位置には、最上層の絶 縁層(ソルダーレジスト層)104を貫通し、且つ第1主 面106よりも高く突出するハンダバンプ108が複数 形成されている。これらのハンダバンプ108は、第1 主面106上に搭載する図示しないICチップの接続端 子と個別に接続される。

【0004】一方、図7(A)に示すように、コア基板8

面93側に開口する開口部95が形成されている。図6 (B)に示すように、開口部95の底部には配線層87お よびメッキ層89から延びた配線97,99が露出す る。かかる配線97,99には、ハンダ101を介して 導電性のピン(接続端子)103が接続される。即ち、ピ ン103の上端の大径部105を配線99に接触した状 態で、かかる大径部105と配線99とをハンダ101 により接合している。上記ピン103は、配線基板80 を搭載する図示しないマザーボードやインターボーザと 10 の接続に用いられる。

【0005】しかしながら、配線基板80では、図7 (B)に示すように、スルーホール導体85とピン103 とを左右方向にずらして形成しているため、第2主面9 3側に配置すべき複数のピン103同士間のピッチ(間 隔)が制限される。この結果、所要数のピン103を配 置できない、という問題があった。また、スルーホール 導体85とピン103との間には、配線層87などから 延びる配線97,99が位置しているため、両者間の距 雕が長くなる。このため、スルーホール導体85とピン 103との間で、抵抗やループインダクタンスが生じる などの電気的特性の低下を招く、という問題もあった。 [0006]

【発明が解決すべき課題】本発明は、以上により説明し た従来の技術における問題点を解決し、一方の面(第2 主面)側に突設する導電性のピンを狭ビッチで配置でき 且つかかるピンとコア基板を貫通するスルーホール導体 との間の電気的特性を良好ならしめ得る配線基板を提供 する、ことを課題とする。

[0007]

【課題を解決するための手段】本発明は、上記課題を解 30 決するため、コア基板を貫通するスルーホール導体と第 2 主面側に突設する導電性のピンとの距離を可及的に縮 小すること、に着想して成されたものである。即ち、本 発明の配線基板(請求項1)は、表面および裏面を有する コア基板と、上記コア基板の表面上方に形成したビルド アップ層と、上記コア基板における表面と裏面との間を 貫通するスルーホールと、当該スルーホールの少なくと も内壁表面に形成されたスルーホール導体と、を備え、 かかるスルーホール導体におけるコア基板の裏面側の端 部にはメッキ層が形成されると共に、かかるメッキ層の 40 裏面側に導電性のピンが上記スルーホールとほぼ同軸心 にして接続されている、ことを特徴とする。

【0008】これによれば、平面視において、スルーホ ール導体と導電性のピンとがほぼ同軸心に位置し且つ最 短距離で導通することになる。この結果、配線基板の第 2 主面側に所要数のピンを狭ピッチで配置できるため、 配線の高密度化や高性能化の要請に容易に対応すること が可能となる。また、スルーホール導体と導電性のピン とが最短距離で導通するため、両者間における抵抗やル 1の裏面83の下方に形成した絶縁層91には、第2主 50 ーブインダクタンスが生じにくくなるなどの電気的特性

を向上させることも可能となる。尚、コア基板には、単 一の絶縁板の他、複数の絶縁層とこれらの間に位置する 配線層とからなる多層配線基板の形態なども含まれる。 また、スルーホール導体は、スルーホールの内側全体を 導電材で埋め尽くす形態でも良い。更に、上記メッキ層 には、コア基板の裏面に形成した配線層が兼ねる形態も 含まれる。加えて、上記導電性のピンは、大径部の頂面 が球面状のものも含み、Cu-2.3wt%Fe-0. 03wt%Pなどの銅系合金または鉄系合金からなる。且 つ、かかるピンの接続には、Sn-Sb系、Sn-Ag 10 系、Sn-Ag-Cu系、Pb-Sn系、Sn-Cu 系、Sn-Zn系などの低融点合金のハンダ(ロウ材)が 用いられる。尚また、本発明において、ビルドアップ層 とは、比較的厚肉のコア基板の表面上方に交互に形成さ れた複数の絶縁層および複数の配線層を指称する。

【0009】また、本発明には、前記スルーホール導体 における前記コア基板の裏面側の端部にはかかるコア基 板の裏面に形成された配線層が接続されていると共に、 上記スルーホール導体の裏面側の端部および上記配線層 に跨って前記メッキ層が形成されている、配線基板(請 求項2)も含まれる。これによれば、スルーホール導体 の裏面側の端部に接続する配線層にメッキ層を形成し、 かかるメッキ層の裏面側に導電性のピンをハンダ付けす ることにより、スルーホール導体と上記ピンとを平面視 でほぼ同軸心にして配置し且つ両者間を最短距離にて確 実に導通させることができる。しかも、上記メッキ層 は、スルーホール導体の内側に充填される充填樹脂を密 封すると共に、かかる充填樹脂の直下の位置を上記ピン との接続用に有効活用することもできる。

【0010】付言すれば、本発明には、前記導電性のピ ンは、その一端に大径部を有すると共に、かかる大径部 が前記メッキ層にハンダ付けされている、配線基板を含 めことも可能である。これによる場合、上記ピンとメッ キ層とを広い面積で面接触させた状態でハンダ付けでき るため、かかるピンを確実にメッキ層にハンダ付けなど で接続できると共に、ハンダ付け作業も少ないハンダな どにより容易に行うことが可能となる。

[0011]

【発明の実施の形態】以下において本発明の実施に好適 な形態を図面と共に説明する。図1は、本発明の配線基 板1の主要部における断面を示す。配線基板1は、図1 に示すように、比較的厚肉のコア基板2と、その表面3 の上方に形成したビルドアップ層30と、コア基板2の 裏面4の下方に形成した配線層9および絶縁層13と、 を備えている。コア基板2は、ガラス-エポキシ樹脂か らなり厚みが約0.8mmで平面視でほぼ正方形を呈す る絶縁板である。かかるコア基板2には、その表面3と 裏面4との間を貫通する直径約250μmの複数のスル ーホール5が穿孔され、かかるスルーホール5の内壁表 面に沿って、銅メッキからなる厚みが数 10μ mのスル 50 口部15の底部に露出する配線層9の銅メッキ層11の

ーホール導体6 およびその内側の充填樹脂7がそれぞれ 形成されている。

【0012】図1に示すように、コア基板2の表面3に は、所定パターンの銅メッキの配線層8が形成され、か かる配線層8はスルーホール導体6の上端と接続されて いる。また、充填樹脂7の上端およびスルーホール導体 6の上端と接続する配線層8の上には、充填樹脂7を蓋 メッキする銅メッキ層(メッキ層)10が形成される。か かる銅メッキ層10は、配線層8の一部を形成してい る。かかる配線層8を含むコア基板2の表面3の上に は、シリカフィラなどの無機フィラを含むエポキシ樹脂 からなる絶縁層12,18,24と銅メッキからなる配 線層16,22とが交互に積層され、配線層8と共にビ ルドアップ層30を形成している。尚、絶縁層12,1 8の厚みは約30 µmで、最上層の絶縁層(ソルダーレ ジスト層)24の厚みは約25μmで、配線層8.1 6, 22の厚みは約15μmである。

【0013】図1に示すように、絶縁層12.18に は、配線層8、16、22間を導通するフィルドビア導 20 体14,20が形成されている。また、最上層の配線層 22の上には、絶縁層24を貫通し且つ配線基板1の表 面である第1主面26よりも髙く突出する複数のハンダ バンプ(IC接続端子)28が形成されている。かかるハ ンダバンプ28は、第1主面26上に実装するICチッ プ(半導体素子)32の底面に形成された図示しない接続 端子と個別に接続される。かかる接続端子と各バンプ2 8とは、図示しないアンダーフィル材により埋設され且 つ保護される。尚、上記ハンダバンプ28は、Sn-A g系、Sn-Ag-Cu系、Pb-Sn系、Sn-Cu 系、Sn-Zn系などの低融点合金(本実施形態では、 Sn-Ag系のハンダ)から形成される。

【0014】図1のように、コア基板2の裏面4には、 所定パターンの配線層(メッキ層)9が形成され、かかる 配線層9はスルーホール導体6の下端(端部)と接続され ている。また、充填樹脂7の下端およびスルーホール導 体6の下端と接続する配線層9の下側には、充填樹脂7 を蓋メッキする銅メッキ層(メッキ層)11が形成され る。即ち、銅メッキ層11は、スルーホール導体6の下 端と配線層9とに跨って形成されると共に、配線層9の 一部を形成する。かかる配線層9を含むコア基板2の裏 面4の下には、シリカフィラなどの無機フィラを含むエ ポキシ樹脂からなり且つ厚みが約25μmの絶縁層(ソ ルダーレジスト層)13が形成される。

【0015】図1に示すように、絶縁層13における各 スルーホール導体6の真下の位置には、第2主面17側 に開口する開口部15がそれぞれ形成される。開口部1 5の底部には、配線層9を形成している銅メッキ層11 が露出する。この銅メッキ層11の表面には、防錆のた め図示しないNiおよびAuメッキ膜が被覆される。開

裏面側には、導電性のピン31上端の大径部33がハン ダ35によりハンダ付け(接続)される。上記ピン31 は、例えばCu-2. 3wt%Fe-0. 03wt%P の銅系合金(いわゆる194合金)からなり、大径部33 (厚み0.2 mm×直径0.6 mm)および棒状の先端部3 6 (長さ3 mm×直径0. 45 mm) により構成され る。また、ハンダ35には、Sn-Sb系、Sn-Ag 系、Sn-Ag-Cu系、Pb-Sn系、Sn-Cu 系、Sn-Zn系などの低融点合金のハンダ(ロウ材)が 用いられる。

【0016】図1に示すように、各ピン31と各スルー ホール5とは、互いに同軸心にして配置(スルーホール 5の中心軸とピン31の棒状の先端部36の長手方向の 中心軸とがほぼ同軸)され、且つ各ピン31と各スルー ホール導体6の間には配線層9の銅メッキ層(メッキ層) 11のみが介在している。このため、各ピン31と各ス ルーホール導体6と最短距離で導通できるので、配線基 板1の第2主面17側に所要数のピン31を狭ピッチで 配置できる。しかも、スルーホール導体6と導電性のピ ン31とが最短距離で導通するため、両者間における抵 20 抗やルーブインダクタンスが生じにくくなるなどの電気 的特性を向上させることも可能となる。また、ピン31 やスルーホール導体6を介して、ビルドアップ層30の 配線層16などとマザーボードやインターポーザとの導 通も容易となる。従って、配線基板1によれば、内部配 線の高密度化や高性能化の要請に容易に対応することが 可能となる。

【0017】以下において、以上の配線基板1の製造方 法を図2~図4により説明する。図2(A)は、厚みが約 800µmのコア基板2の断面を示し、その表面3と裏 面4とには、厚みが約15μmの銅箔3α, 4αが全面 に貼り付けてある。かかるコア基板2における所定の位 置に対し、その厚み方向に沿ってドリルの挿入またはレ ーザ(炭酸ガスレーザなど)の照射を行う。その結果、図 2(B)に示すように、コア基板2において、その表面3 と裏面4との間を貫通する直径約250μmのスルーホ ール5が複数穿孔される。次に、各スルーホール5の内 壁に予めPdなどを含むメッキ触媒を付着した後、コア 基板2の全面に対し無電解銅メッキおよび電解銅メッキ を施す。

【0018】その結果、図2(C)に示すように、各スル ーホール5の内壁表面に沿ってスルーホール導体6が形 成される。尚、前記銅箔3a.4aは上記銅メッキによ って更に厚くなるが便宜上図2(B)と同じ厚さとする。 次に、図2 (D)に示すように、各スルーホール導体6の 内側に、シリカフィラなどの無機フィラを含むエポキシ 樹脂からなる充填樹脂7を充填して形成する。次いで、 図3(A)に示すように、銅箔3a, 4aの上に無電解銅 メッキおよび電解銅メッキを施して、銅メッキ層3b、

端は、銅メッキ層3b,4bにより蓋メッキされる。 【0019】かかる状態で、銅メッキ層3b.4bのト に所定のパターンを有する図示しないエッチングレジス トを形成した後、かかるレジストの隙間から露出する銅 メッキ層3b,4bおよび銅箔3a,4aをエッチング して除去する公知のサブトラクティブ法を施す。その結 果、図3(B)に示すように、コア基板2の表面3および 裏面4には、上記レジストのパターンに倣った所定パタ ーンの配線層8,9と、これらに積層され且つその一部 となる銅メッキ層10,11とが形成される。次に、図 3(C)に示すように、コア基板2の表面3と裏面4に、 シリカフィラなどの無機フィラを含むエポキシ樹脂から なり厚みが約30μmまたは25μmの絶縁層12, 1 3を形成する。

【0020】次いで、図4(A)に示すように、表面3側 の絶縁層12の所定の位置に対しレーザを照射して、円 錐形状のビアホール14aを形成すると共に、その底面 に銅メッキ層10を露出させる。また、裏面4側の絶縁 層(ソルダーレジスト層)13に公知のフォトリソグラフ ィー技術を施し、各スルーホール導体6の真下に位置す る銅メッキ層11を底面に露出させる開口部15を形成 する。また、ビアホール14a内と絶縁層12の表面上 に図示しない銅メッキ層を形成し且つその上に前記同様 のエッチングレジストの形成した後、エッチングすると とにより、図4(B)に示すように、フィルドビア導体1 4および配線層16が形成される。上記ビア導体14の 下端は配線層8の銅メッキ層10と接続する。

【0021】更に、図4(B)に示すように、各開口部1 5に露出する配線層9の銅メッキ層11には、予めその 表面にNi およびAuメッキが施された後、溶融したS n-Sb系合金からなるハンダ35が載置される。かか るハンダ35に対し、前記の銅系合金からなる導電性の ピン31の大径部33を接近させ且つ挿入する。その結 果、図4(C)に示すように、上記ピン31は、ハンダ3 5を介して配線層9の銅メッキ層11と接続される共 に、直上のスルーホール導体6と同軸心で且つ最短距離 の位置に配置される。

【0022】また、図4(C)に示すように、絶縁層12 および配線層16の上に絶縁層18を形成する。これ以 降は、配線層8, 16や絶縁層12, 18と共に前記ビ ルドアップ層30を形成する前記絶縁層24、配線層2 2、およびビア導体20を、公知のビルトアップ技術 (セミアディティブ法、フルアディティブ法、サブトラ クティブ法、フィルム状樹脂材料のラミネートによる絶 縁層の形成、フォトリソグラフィ技術など)により形成 する。最後に前記ハンダバンプ(IC接続端子)28を形 成することにより、前記図1に示した配線基板1を得る ことができる。尚、以上のような図2(A)~図4(C)に 示した製造工程は、複数のコア基板2(製品単位)を平面 4 b を形成する。この結果、充填樹脂7の上端および下 50 方向に併有する多数個取りの基板(パネル)にて行っても

良い。 【0023】図5は、異なる形態の配線基板40におけ

る主要部の断面を示す。配線基板40は、図5に示すよ うに、比較的薄肉の第1の絶縁層42と比較的厚肉の第

2の絶縁層44とを接着層(プリプレグ)46により積層

した多層基板のコア基板41、かかるコア基板41にお ける表面43の上方に交互に形成された配線層56,6

4, 72と絶縁層60, 66, 70とを含むビルドアッ

プ層71、およびコア基板41に形成された凹部52

と、を備えている。コア基板41を形成する第1の絶縁 10

層42は、厚みが100~400μmのガラス-エポキ

シ樹脂からなり、その中央付近には、直径約150 µm

の複数のスルーホール53が貫通し、各スルーホール5

3の内壁に沿って、厚みが約25 μmで銅製のスルーホ

ール導体54および充填樹脂55が形成されている。 【0024】図5に示すように、第2の絶縁層44は、 厚みが約800μmのガラス-エポキシ樹脂からなり、 その中央付近にはコア基板41の裏面45側に開口する 凹部52が穿設されている。かかる凹部52は、平面視 で縦・横約14mmずつのほぼ正方形を呈する。第1の 20 絶縁層42と第2の絶縁層44とは、ガラスクロスを含 有する厚みが約60μmの接着層(プリプレグ)46を介 して貼り合わせて積層されると共に、これらにより、コ ア基板41が形成されている。図5の左右に示すよう に、凹部52を除いた位置におけるコア基板41の第1 の絶縁層42および第2の絶縁層44には、直径約15 0μmで比較的長い複数のスルーホール47が貫通し、

各スルーホール47の内壁に沿って厚みが約25μmで 銅製のスルーホール導体48および充填樹脂49が形成 されている。 【0025】また、図5に示すように、第1の絶縁層4

2の裏面には、所定パターンを有し銅製で且つ厚みが約 15μmで銅製の配線層50が形成される。更に、凹部 52の底部に位置する配線層(電子部品接続端子)50 は、スルーホール導体54の下端と接続し、且つ充填樹 脂49を蓋メッキする導体層73を含んでいる。一方、 接着層46の上側に位置する配線層50は、スルーホー ル導体48の中間と接続している。第2の絶縁層44の 表面側における接着層46の下側にも、所定パターンお よび厚みを有する銅製の配線層51が形成され、且つス 40 ルーホール導体48の中間と接続されている。

【0026】更に、図5に示すように、コア基板41の 表面43には、所定パターンを有する銅製の配線層56 が形成され、スルーホール導体48,54の上端と接続 されている。かかる配線層56は、スルーホール導体4 8,54の上端(端部)を蓋メッキする銅メッキ層(メッ キ層)58を含んでいる。コア基板41の表面43およ び配線層56の上には、シリカフィラを含むエポキシ系 樹脂の絶縁層60が形成され、且つ配線層56上の所定 の位置にフィルドビア導体62が形成されている。絶縁 50 各ビン65と各スルーホール導体48との間には配線層

層60の上には、同様の絶縁層66および上記ビア導体 62の上端と接続する配線層64が形成されると共に、 かかる配線層64上の所定の位置にフィルドビア導体6 8が形成されている。同様にして、上記絶縁層66の上

には、絶縁層(ソルダーレジスト層)70および上記ビア 導体68の上端と接続する配線層72が形成される。以

上の絶縁層60,66,70および配線層56,64,

72は、ビルドアップ層71を形成する。

【0027】図5に示すように、配線層72上の所定の 位置には、第1主面(表面)74よりも高く突出する複数 のハンダバンプ(IC接続端子)76が形成され、かかる バンプ76は、第1主面74上に実装するICチップ (半導体素子)78の底面における図示しない接続端子と 個別に接続される。かかるバンプ76は、前記同様の低 融点合金からなり、複数のハンダバンプ76とICチッ プ78の各接続端子とは、図示しないアンダーフィル材 により埋設され且つ保護される。

【0028】また、図5に示すように、第1・第2の絶 縁層42,44により形成される凹部52には、複数の チップコンデンサ(電子部品)77が挿入され且つハンダ 75を介して実装される。このコンデンサ77は、両側 面の上端に突出する電極79を図5の前後方向に沿って 複数有し、例えばチタン酸バリウムを主成分とする誘電 層および内部電極となるNi層を交互に積層したセラミ ックスコンデンサであり、3.2mm×1.6mm× 0. 7mmのサイズを有する。かかるコンデンサ77に おける上端の電極79は、ハンダ75を介してスルーホ ール導体54の下端に位置し且つ凹部52内に露出する 配線層50の銅メッキ層73と接続される。尚、上記ハ 30 ンダ75も、低融点合金(Sn-Sb系ハンダなど)から

【0029】更に、図5に示すように、コア基板41の 裏面45と配線層57との下には、凹部52の真下を除 いて前記同様の厚みを有する絶縁層(ソルダーレジスト) 61が形成される。配線層57は、スルーホール導体4 8の下端(端部)と接続し、且つ充填樹脂49の下端を蓋 メッキする銅メッキ層(メッキ層)59を含んでいる。ス ルーホール導体48および配線層57のほぼ真下におけ る絶縁層61には、第2主面61a側に開口する開口部 63が形成され、その底部に配線層57の銅メッキ層5 9が露出する。かかる銅メッキ層59の表面には、図示 しないNiおよびAuメッキ膜が被覆される。開口部6 3の底部に露出する配線層57の銅メッキ層59の裏面 側には、前記同様の銅系合金からなる導電性のピン65 がハンダ付け(接続)される。具体的には、ピン65の上 端に位置する大径部67がハンダ69によりハンダ付け (接続)される。

【0030】図5に示すように、各ピン65と各スルー ホール47とは、互いに同軸心にして配置される共に、

10

57の銅メッキ層(メッキ層)59のみが介在している。 とのため、各ピン65と各スルーホール導体48と最短 距離で導通できるので、配線基板40の第2主面61a 側に所要数のピン65を狭ピッチで配置できる。しか も、各スルーホール導体48とピン65とが最短距離で 導通するため、両者間における抵抗やルーブインダクタ ンスが生じにくくなるなどの電気的特性を向上させることも可能となる。また、ピン65やスルーホール導体4 8を介して、ビルドアップ層71を形成する配線層56 などまたは電子部品77とマザーボードやインターボー ずとの導通も容易となる。従って、配線基板50によれ ば、内部配線の高密度化や高性能化の要請に容易に対応 することが容易となる。

【0031】図6は、前記導電性のピン31の異なる接 **続形態を示す。図6に示すように、コア基板2の表面3** と裏面4との間を貫通するスルーホール5の内壁表面に 沿ってスルーホール導体6が形成され、且つ当該スルー ホール導体6の内側には充填樹脂7が前記同様に形成さ れている。コア基板2の表面3と裏面4とには、スルー ホール導体6の上端または下端と接続する配線層(メッ キ層)8、9が形成されている。コア基板2の裏面4の 下に形成した絶縁層(ソルダーレジスト層)13には、上 記スルーホール導体6のほぼ真下の位置に第2主面17 側に開口する開口部15が形成され、当該開口部15の 底部には上記配線層9および充填樹脂7が露出する。か かる開口部15内の配線層9に対し、図6に示すよう に、前記同様のハンダ35を介して導電性のピン31を 接続する。上記ピン31は、その大径部33の頂面34 が球面状であり、ハンダ35が大径部33を包囲してい る。かかる接続形態では、前記銅メッキ層11を省略で きるため、配線基板1の製造工数およびコストが低減で きる。尚、図6で示したピン31の接続形態は、前記図 5に示した配線基板40にも適用可能である。

【0032】本発明は、以上に説明した各形態に限定さ れるものではない。前記コア基板2,41の第1・第2 絶縁層42,44の材質は、前記ガラス-エポキシ樹脂 系の複合材料の他、ビスマレイミド・トリアジン(BT) 樹脂、エポキシ樹脂、同様の耐熱性、機械強度、可撓 性、加工容易性などを有するガラス織布や、ガラス織布 などのガラス繊維とエポキシ樹脂、ポリイミド樹脂、ま たはBT樹脂などの樹脂との複合材料であるガラス繊維 - 樹脂系の複合材料を用いても良い。あるいは、ポリイ ミド繊維などの有機繊維と樹脂との複合材料や、連続気 孔を有するPTFEなど3次元網目構造のフッ素系樹脂 にエポキシ樹脂などの樹脂を含浸させた樹脂 – 樹脂系の 複合材料などを用いることも可能である。また、前記ス ルーホール導体6、メッキ層11、配線層16などの材 質は、前記Cuの他、Ag、Ni、Ni-Au系などに しても良く、あるいはこれら金属のメッキ層を用いず、 導電性樹脂を塗布するなどの方法により形成しても良

【0033】更に、前記絶縁層12, 18などの材質 は、前記エポキシ樹脂を主成分とするもののほか、同様 の耐熱性、パターン成形性等を有するポリイミド樹脂、 BT樹脂、PPE樹脂、あるいは、連続気孔を有するP TFEなど3次元網目構造のフッ素系樹脂にエポキシ樹 脂などの樹脂を含浸させた樹脂-樹脂系の複合材料など を用いることもできる。尚、絶縁層の形成には、絶縁性 の樹脂フィルムを熱圧着する方法のほか、液状の樹脂を ロールコータにより塗布する方法を用いることもでき る。尚また、絶縁層に混入するガラス布またはガラスフ ィラの組成は、Eガラス、Dガラス、Qガラス、Sガラ スの何れか、またはこれらのうちの2種類以上を併用し たものとしても良い。また、ビア導体は、前記フィルド ビア導体14などでなく、完全に導体で埋まってないコ ンフォーマルビア導体とすることもできる。あるいは、 各ビア導体の軸心をずらしつつ積み重ねるスタッガード の形態でも良いし、途中で平面方向に延びる配線層が介

【0034】また、前記凹部52に実装する電子部品 は、1つのみでも良い。あるいは、多数の配線基板(製 品単位)40を含む多数個取りの基板(パネル)内におけ る製品単位1個内に、複数の凹部52を形成し且つ各凹 部52内に所要数の電子部品を実装しても良い。更に、 複数のチップ状電子部品を互いの側面間で予め接着した ユニットとし、これを前記凹部52内に実装などするこ ともできる。また、チップ状電子部品には、前記チップ コンデンサ77などの他、チップ状のインダクタ、抵 抗、フィルタなどの受動部品や、トランジスタ、半導体 素子、FET、ローノイズアンプ(LNA)などの能動部 品も含まれると共に、互いに異種の電子部品同士を配線 基板40の同じ凹部52に併せて実装することも可能で ある。尚、前記凹部52の底部(天井面)に形成する配線 層50を除いて、第1の絶縁層42の裏面と第2の絶縁 層44の表面との配線層を形成せず、接着層46を介し て第1の絶縁層42と第2の絶縁層44とを直に積層す ることも可能である。

[0035]

在する形態としても良い。

【発明の効果】以上に説明した本発明の配線基板(請求項1)によれば、スルーホールと導電性のピンとがほぼ同軸心に位置し且つスルーホール導体と上記ピンとが最短距離で導通するので、配線基板の第2主面側に所要数のピンを狭ピッチで配置できる。このため、配線の高密度化や高性能化の要請に容易に対応することが可能となる。また、スルーホール導体と導電性のピンとが最短距離で導通するため、両者間における抵抗やループインダクタンスが生じにくくなるなどの電気的特性を向上させることも可能となる。

【0036】また、請求項2の配線基板によれば、スル 50 一ホール導体の裏面側の端部に接続する配線層にメッキ

層を形成し、かかるメッキ層の裏面側に導電性のビンを ハンダ付けすることにより、スルーホールと上記ピンと を平面視でほぼ同軸心で配置し且つスルーホール導体と 上記ピンとの間を最短距離により確実に導通できる。し かも、上記メッキ層は、スルーホール導体の内側に充填 される充填樹脂を密封すると共に、かかる充填樹脂の直 下の位置を上記ピンとの接続用に活用することもでき る。

【図面の簡単な説明】

【図1】本発明の配線基板における主要部を示す断面 図。

【図2】(A)~(D)は図1の配線基板の製造方法における主な工程を示す概略図。

【図3】(A)~(C)は図2(D)に続く上記製造方法における主な工程を示す概略図。

【図4】(A)~(C)は図3(C)に続く上記製造方法における主な工程を示す概略図。

*【図5】異なる形態の配線基板における主要部を示す断 面図。

【図6】導電性のピンの異なる接続形態を示す概略図。

【図7】(A)は従来の配線基板を示す断面図、(B)は(A)中における部分拡大図。

【符号の説明】

1,40……配線基板

2, 41……コア基板

3, 43 ……表面

10 4, 45……裏面

5, 47……スルーホール

6,48……スルーホール導体


9,57……配線層(メッキ層)


11,59…銅メッキ層(メッキ層)

30,71…ビルドアップ層


31,65…導電性のピン

【図1】






【図5】







フロントページの続き

Fターム(参考) 5E346 AA06 AA12 AA15 AA32 AA43 AA51 BB20 DD22 EE06 EE07 FF01 FF04 FF12 FF33 FF45 CG15 GG17 CG25 GG28 HH25 HH26